PAT-NO:

JP406021451A

DOCUMENT-IDENTIFIER: JP 06021451 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

**PUBN-DATE**:

January 28, 1994

**INVENTOR-INFORMATION:** 

**NAME** 

SASE, YASUKI

**ASSIGNEE-INFORMATION:** 

NAME

COUNTRY

SEIKO EPSON CORP

N/A

APPL-NO:

JP04175381

APPL-DATE:

July 2, 1992

INT-CL (IPC): H01L029/784

US-CL-CURRENT: 257/336, 257/344, 257/408

## ABSTRACT:

PURPOSE: To obtain through simple processes a trench transistor which satisfies the requirements relative to the increase of its integration degree and the reduction of its consuming power, by forming a buried channel while gaining the length of the channel.

CONSTITUTION: In a semiconductor device, first, a nitride film 102 is deposited on a polysilicon film 101 laid on a P-type silicon substrate 100, and the nitride film 102 and the polysilicon film 101 in a channel part are removed. Then, an oxide film 103 is formed in the window part of the nitride film 102. Subsequently, after removing the nitride film 102 and the oxide film 103, a gate oxide film 104 is formed by a thermal oxidation. Further, using an ion injection method, doping into the channel part is performed. Then, a polysilicon film 106 is deposited on the gate oxide film 104, and by performing an etchback, the polysilicon film 106 is left only in the recessed part of the channel part. Then, source drain offset diffusion layers 107, 107 and source drain diffusion layers 108, 108 are formed respectively as source drain regions. Finally, after forming interlayer insulating films 109, aluminum wirings 110 are formed on the source drain regions, etc.

COPYRIGHT: (C)1994,JPO&Japio

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-21451

(43)公開日 平成6年(1994)1月28日

(51)Int.CI.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/784

7377-4M

H01L 29/78

301 V

審査請求 未請求 請求項の数7(全 6 頁)

(21)出願番号

特願平4-175381

(22)出願日

平成 4年(1992) 7月 2日

(71)出願人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 佐瀬 泰規

長野県諏訪市大和3丁目3番5号 セイコ

ーエブソン株式会社内

(74)代理人 弁理士 鈴木 喜三郎 (外1名)


## (54) 【発明の名称 】 半導体装置の製造方法

#### (57)【要約】

【目的】トレンチゲート構造MOSトランジスタの製造 工程を減らし製造コストを下げ、チャネル長を稼いだま ま埋め込みチャネル形トランジスタを容易に形成する方 法を提供する。

【構成】a)シリコン基板表面に窒化膜を形成する工程と、b)半導体表面の所望の領域の窒化膜を除去する工程と、c)窒化膜を除去した領域を酸化する工程と、d)前記酸化膜をウエットエッチングにより除去するエ

d) 前記酸化膜をウエットエッチングにより除去する工程と、e) 薄い酸化膜を形成する工程と、f) 半導体表面の不純物濃度を調整する工程と、g) ゲート電極材とする物質をデポジションする工程と、h) エッチバックにより、前記窒化膜の穴部に形成された酸化膜を除去することにより形成された凹部のみゲート電極材を残し除去する工程と、i) ソース・ドレイン領域を形成する工程と、からなる半導体装置の製造方法。



#### 【特許請求の範囲】

【請求項1】 MOS形半導体装置の製造工程に於い て、

- a)シリコン基板表面に窒化膜を形成する工程と、
- b) 半導体表面の所望の領域の窒化膜を除去する工程 と、
- c) 窒化膜を除去した領域を酸化する工程と、
- d) 前記酸化膜をウエットエッチングにより除去する工 程と、
- e)薄い酸化膜を形成する工程と、
- f)半導体表面の不純物濃度を調整する工程と、
- g) ゲート電極材とする物質をデポジションする工程
- h) エッチバックにより、前記窒化膜の穴部に形成され た酸化膜を除去することにより形成された凹部のみゲー ト電極材を残し除去する工程と、
- i) ソース・ドレイン領域を形成する工程と、 からなることを特徴とする半導体装置の製造方法。 【請求項2】 MOS形半導体装置の製造工程に於い
- a)シリコン基板表面に窒化膜を形成する工程と、
- b) 半導体表面の所望の領域の窒化膜を除去する工程
- c) 窒化膜を除去した領域を酸化する工程と、
- d) 前記酸化膜をウエットエッチングにより除去する工 程と、
- e)薄い酸化膜を形成する工程と、
- f) 半導体表面の不純物濃度を調整する工程と、
- g)シリコンを主成分とする導電膜をデポジションする
- h) エッチバックにより、前記窒化膜の穴部に形成され た酸化膜を除去することにより形成された凹部のみ前記 のシリコンを主成分とする膜を残し除去する工程と、
- i) 熱酸化によりチャネル両端の酸化膜を厚くする工程 と、
- k)ソース・ドレイン領域を形成する工程と、 からなることを特徴とする請求項1記載の半導体装置の 製造方法。

【請求項3】 チャネル領域の不純物濃度を調整するた 傾けることにより、チャネルのソース側のチャネルドー プ層のチャネル不純物濃度が高くなることを特徴とする 請求項1記載の半導体装置の製造方法。

【請求項4】 ソース・ドレイン形成時、高エネルギー のイオン注入による薄い不純物濃度領域形成工程と、低 エネルギーのイオン注入による濃い不純物濃度領域形成 工程の2回のイオン注入により行なわれることを特徴と する請求項1記載の半導体装置の製造方法。

【請求項5】 ソース・ドレイン形成時、高拡散定数不 純物のイオン注入と、低拡散定数不純物のイオン注入の 50 2回のイオン注入により行なわれ、その後アニールによ り、濃い拡散領域と薄い拡散領域を形成することを特徴 とする請求項1記載の半導体装置の製造方法。

【請求項6】 埋め込み型チャネル構造をもつトランジ スタの製造工程に於いて、埋め込みチャネル形成のため のイオン注入が回転斜めイオン注入法を用いていること を特徴とする請求項1記載の半導体装置の製造方法。

【請求項7】 回転斜めイオン注入の注入角度が、溝側 壁と底部のなす角のほぼ2等分線方向から行なわれるこ 10 とを特徴とした請求項6記載の半導体装置の製造方法。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法、 特にMOS形半導体装置の製造方法に関する。

[0002]

【従来の技術】従来のプレーナー技術によるMOS形半 導体装置の製造方法は、ポリシリコンゲートNチャネル MOSトランジスタの製造方法について説明すると、図 20 2に示すように、図2(a)のようにP形半導体基板2 00にLOCOS素子分離201形成後、ゲート酸化膜 202を形成し、図2(b)のようにイオン注入により チャネル不純物濃度を調整し、さらに図2(c)のよう にポリシリコンゲート電極203を形成し、図2(d) のようにソース・ドレイン拡散層204をイオン注入等 によりポリシリコンゲートに対してセルフアラインに形 成して層間絶縁膜205の形成と配線206を施すこと で得られる。

【0003】尚、図中207で示すのはチャネルドープ 30 層である。

【0004】ところが、半導体装置とくに半導体集積回 路に対しては、年々高集積化の要求が高まっている。高 集積化に対して行われる素子の微細化の為にトランジス タのチャネル長はより短くなることが要求されることと なる。しかし、半導体集積回路の使用される環境は従来 とは変わらないために、素子に要求される耐圧・しきい 値電圧や許されるリーク電流は従来通りのままである。 MOS形トランジスタに於て微細化の影響が表面に現れ てくる耐圧は、接合耐圧やゲート絶縁膜耐圧やパンチス めのイオン注入のイオンビームの入射角を基板に対して 40 ルー耐圧等が挙げられるが、そのなかでも微細化に一番 影響されるのはパンチスルー耐圧である。パンチスルー 耐圧を高くするためにはチャネル方向への空乏層の伸び を抑えるためにチャネル領域の不純物濃度を上げる必要 がある。ところが、チャネル領域の不純物濃度を上げる と接合の耐圧が減少したり、MOSトランジスタのオフ 時のリーク電流が増加したりする。

> 【0005】従ってそれを防ぐのには、素子サイズはな るべく小さくしていってもチャネル長はできるだけ大き く取ることが重要となってくる。

【0006】また、素子の微細化のためにソース・ドレ

イン領域の拡散深さは浅くなり、チャネル不純物濃度を 調整するために形成されるチャネルドープ層がソース・ ドレイン拡散層との間の接合容量を増加させるために半 導体集積回路の速度を遅くさせる原因になったり、接合 リーク電流が増加する原因となったりする。これを防ぐ ためにはチャネルドープ層がチャネル直下のみにさらに はドレイン領域より離れた位置に存在する必要がある。 しかし、フォトリソグラフィー技術を用いて部分的にイ オン注入を行う方法は限界があるために理想的なチャネ ルドープ層不純物分布の実現は難しい。

【0007】更に、素子サイズが小さくなってくると、 アスペクト比を大きくとれないために高さ方向もそれに 応じて低くする必要がある。ところが、従来のポリシリ コンゲートを用いた場合、ポリシリコン膜厚を薄くしな ければならず、それによりゲート電極の抵抗を増大させ たり、イオン注入のマスクとしての機能を果たさなくな る。従って、素子の微細化に対しゲート電極の膜厚を変 えずにトランジスタの高さを低くすることが必要であ る。

ゲート形埋め込みMOSトランジスター(以下、トレン チトランジスタと呼ぶ) である。

【0009】このトレンチトランジスタの形成工程をN チャネルMOSトランジスタを例に図3に従い簡単に説

【0010】はじめ、図3 (a)に示すように、P形シ リコン基板300にチャネル部となる領域をフォトリソ グラフィーとドライエッチングにより溝状301に形成 する。

【0011】つぎに、図3(b)に示すように溝部の角 30 を丸めるための丸め酸化を行なう。そして、図3 (c) に示すように丸め酸化膜302を除去した後、ゲート絶 縁酸化膜303を形成し、チャネル部の不純物濃度を整 えるためにチャネルドープ304を行なう。このチャネ ルドープ層は溝底部のみに形成されることことに注意が 必要である。

【0012】さらに、形成した溝にゲート電極とするポ リシリコン305をポリシリコンのCVD法によるデポ ジションとエッチバックを用いて埋め込む。

【0013】次には図3(d)の様に、ソース・ドレイ 40 ン拡散層306を形成し、最後に図3(f)に示すよう に層間絶縁膜307と配線308を施して完成する。

【0014】 このトランジスタは、ソース・ドレインの 拡散深さを浅くすることによりチャネル長を平面寸法以 上に長くとることができ、チャネルドープはチャネル部 のみに効くようにイオン注入が可能であり、さらにはゲ ート電極が埋め込まれているために段差が無いというこ とで、従来構造のトランジスタの問題点をすべて解決し ているように見えた。

[0015]

【発明が解決しようとする課題】ところが、従来のトレ ンチトランジスタには以下のような問題点を有してい た。

【0016】チャネル部を溝の底のみで形成したトレン チトランジスタについて考えてみると、チャネルは溝の 底と一致しているために平面的な寸法と実チャネル長が 等しくなるために通常のMOSトランジスタに比べても チャネル長を稼ぐことができず、トレンチトランジスタ の一つの利点を失ってしまう。そこで、ソース・ドレイ 10 ン拡散を溝より浅くした構造のチャネルを溝側面と底部 の両方で形成したトレンチトランジスタについて以下に 考えてみる。

【0017】チャネル領域は、ドライエッチングにより 溝を堀り形成しているために、チャネル部のシリコン結 晶へのダメージが大きく界面準位密度が増加してしまう 上に、溝の底部の角のゲート酸化膜への電界ストレス大 きくゲート耐圧を落とす原因となる。そこで通常は、溝 形成後表面を熱酸化し酸化膜を除去することで丸め酸化 を行なっている。また、丸め酸化を行なっても形状的に 【0008】そこで考案されたのが図3に示すトレンチ 20 は鋭角な部分が生じるために耐圧的には不利になってい る。

> 【0018】また、溝の側壁はほぼ垂直に立っているた めにイオン注入によるチャネルドープの注入イオンは溝 側面に注入するのが困難である。従って埋め込みチャネ ル形MOSトランジスタの形成は非常に困難となる.こ れは、次のような問題を有する。トレンチトランジスタ の形成工程においてゲート電極をNチャネル部とPチャ ネル部のそれぞれで異なる導電型のポリシリコンを埋め 込むことは、非常に工程数を増加させる。そこで、工程 を短くするためにゲート電極を例えばN形ポリシリコン に限定した場合、Pチャネル部のしきい値電圧は非常に 高くなり半導体集積回路に用いることはほぼ不可能とな る。従って、高集積な集積回路にCMOS回路を用いる ことはできなくなる。これは、高集積化とともに半導体 集積回路に要求されている低消費電力の要求を満たすこ とができず致命的な欠点となる。そこで、本発明は従来 のトレンチトランジスタの欠点を改善し、工程的にも簡 単なトレンチトランジスタの製造方法を提供することを 目的とする。

## [0019]

【課題を解決するための手段】課題を解決するために、 MOS形半導体装置の製造工程に於いて、a)シリコン 基板表面に窒化膜を形成する工程と、b)半導体表面の 所望の領域の窒化膜を除去する工程と、c)窒化膜を除 去した領域を酸化する工程と、 d ) 前記酸化膜をウエッ トエッチングにより除去する工程と、e)ゲート酸化膜 を形成する工程と、f)半導体表面の不純物濃度を調整 する工程と、g)ゲート電極材とする物質をデポジショ ンする工程と、h) エッチバックにより、前記窒化膜の

50 穴部に形成された酸化膜を除去することにより形成され

た凹部のみゲート電極材を残し除去する工程と、i)ソ 一ス・ドレイン領域を形成する工程と、からなることを 特徴とする。

#### [0020]

【実施例】以下に、本発明の1実施例として図1に示す NチャネルMOSトランジスタの製造方法について説明 する。

【0021】まず、図1(a)に示すように、不純物濃 度5 x 1 016 c m-3 の P 形 シリコン 基板 1 0 0 に、表面 を1nm酸化させた後、ポリシリコン膜101を5nm 10 間の破壊耐圧を向上する。 敷きその上に窒化膜102を300nmの厚さでCVD 法によりデポジションを行い、フォトリソグラフィーエ 程・ドライエッチング工程を経てチャネル部の窒化膜1  $02 \cdot ポリシリコン膜101をチャネル長0.5 \mu m$ の 幅で除去する。

【0022】次に図1 (b) に示すように、ウエット雰 囲気中で摂氏900~1000度の温度の炉を用いて、 5~10時間の酸化をすることで窒化膜の窓の部分に酸 化膜103を600~1000nm形成する。

【0023】その次に図1(c)に示すように、熱りん 20 酸により窒化膜102を除去した後、フッ酸でウエット エッチを行い前記の酸化膜103を除去し、ゲート酸化 膜104をウエット雰囲気中で摂氏900~1000度 の条件で10分ほど熱酸化をして15 nmの厚さとす る。この酸化膜の膜質を安定させるためには窒素ガス雰 囲気中で摂氏約1000度で30分弱アニールするとよ 11

【0024】ここで、従来のトレンチトランジスタの形 成工程と比べてみると丸め酸化の工程が不要となってい ることが分かる。

【0025】更に、図1(d)に示すようにイオン注入 法を用いてチャネル部ヘチャネルドープを行う。 注入条 件は本実施例においては加速エネルギー80KeV・ド ーズ量3.3x1012cm-2でボロンのイオン注入を行 う。このイオン注入の注入角は基板に対してほぼ垂直に 行うと、チャネル中央部の不純物濃度が一番高い分布と なる。これは、チャネルドープ層105とドレイン拡散 層108による接合のリーク電流を抑える効果がある。 このイオン注入の注入角度をソース側により多くイオン 注入されるように斜めイオン注入法を用いれば、さらに 40 特性は向上する。(ただしソース・ドレインの対称性は 失ってしまう。)また、溝の側壁が垂直ではないために 埋め込みチャネルを形成する場合、回転式斜めイオン注 入を用いて溝の側壁部と底部のなす角の2等分線方向か らイオンビームを入射する事により埋め込みチャネル層 が均一に形成可能である。従って、従来のトレンチトラ ンジスタの形成方法ではチャネル長を稼ぎながら埋め込 みチャネルを形成することは不可能であったが、本発明 によりそれが可能となっている。

6 ン膜106をCVD法により基板表面に厚さ1μmほど デポジションする。

【0027】そして、図1(f)に示すようにエッチバ ックを行いチャネル凹部にのみポリシリコンを残す。さ らに、ゲート酸化膜の弱くなった所を回復させるため に、酸素雰囲気中で摂氏950度程度で約30分酸化し た後で、窒素雰囲気中で摂氏1000度前後の温度で更 に約30分アニールを行う。ここでの酸化はゲートのド レイン端の酸化膜厚を厚くするためにゲートードレイン

【0028】次に、図1(g)に示すように燐を加速工 ネルギー約200KeV·ドーズ量約2x10<sup>13</sup>cm<sup>-2</sup> の条件でイオン注入し、そのうえヒ素を加速エネルギー 約60~100KeV·ドーズ量約5x1015cm-2の イオン注入を行い摂氏950度で30分程度アニールを 行い、ソース・ドレイン領域を形成する。図中107で 示すのは燐によるソース・ドレインオフセット拡散層で あり、108で示すのはソース・ドレイン拡散層であ る。

【0029】最後に、図1 (h) に示すように層間絶縁 膜109形成後、アルミニュウム配線110を施すこと によりしきい値電圧が0.7V・オフ耐圧10V・オン 耐圧8V・平面的チャネル長0.5μmである目的の半 導体装置が得られる。

#### [0030]

【発明の効果】本発明によれば、トレンチトランジスタ の特徴であるトランジスタの平面的なサイズを小さくし てもチャネル長を稼ぐことが出来るという特徴をもつた めに、従来どおりのリーク電流を許容した場合、このパ 30 ンチスルー耐圧では限界だと考えられていたチャネル長  $0.8\mu$ mに対して、本実施例では平面的には $0.5\mu$ mのサイズのトランジスタが得られた。又、チャネルド ープのイオン注入が垂直イオン注入のばあいでもチャネ ル中央部の不純物濃度が高くなるように行われるため に、ドレイン端の不純物濃度が抑えられ接合耐圧が15 %改善された。

【0031】更に、斜めイオン注入を用いた場合は、ソ ース端のチャネルドープ層の不純物濃度が上げられ為に さらに特性が改善されるのは言うまでもない。

【0032】又、溝の側壁が垂直になってはいないが構 造的にLDDを形成するのにポリシリコンゲートの側壁 保護膜を形成する工程が省けるというトレンチトランジ スタの特徴は失っていない。

【0033】そして、ポリシリコンゲート電極による段 差もトレンチトランジスタ同様に小さくすることが可能 となっている。また、溝の形状について見ると側壁が寝 ているためにポリシリコンゲート膜を埋め込むときCV D膜のつき周りがよく、そのためにデポジション膜厚を 薄くできる。

【0026】次に、図1(e)に示すようにポリシリコ 50 【0034】その上に、この構造を埋め込みチャネル形

PチャネルMOSトランジスタに応用した場合、従来のトレンチトランジスタと異なり埋め込みチャネル層がソースードレイン領域をつなぐように形成できるようになった。そのため従来のトレンチトランジスタの製造方法では不可能であった埋め込みチャネルMOSトランジスタの平面的なチャネル長を減らすことが可能となった。したがって、平面寸法の小さなPチャネルMOSトランジスタとNチャネルMOSトランジスタを同時に形成でき、集積回路へ用いるのに好都合となった。

【0035】さらに、この製造方法によれば溝形成時に 10酸化とウエットエッチにより形成できるために通常のMOSトランジスタに比べてもチャネルの界面準位を増加させることがなく、あらためて溝部の丸め酸化するも必要なくなるために酸化および酸化膜除去の2工程が削減できコストを低減できる。

#### 【図面の簡単な説明】

【図1】本発明の半導体装置の製造方法を示す図。

【図2】従来のプレーナー型MOS半導体装置の製造方法を表わす図。

【図3】従来のトレンチゲートMOS型トランジスタの 20 製造方法を示す図。

#### 【符号の説明】

100... P形シリコン基板

101...ポリシリコン膜

102... 窒化シリコン膜

103...酸化膜

104...ゲート絶縁酸化膜

105...チャネルドープ層

106...ポリシリコンゲート電極膜

107...ソース・ドレインオフセット拡散層

8

108...ソース・ドレイン拡散層

109...層間絶縁膜

110...アルミニュウム配線

200... P形シリコン基板

10 201... LOCOS素子分離膜

202...ゲート絶縁酸化膜

203...ゲート電極

204...ソース・ドレイン拡散層

205...層間絶縁膜

206...アルミニュウム配線

207...チャネルドープ層

300... P形シリコン基板

301...溝部

302...丸め酸化膜

20 303...ゲート絶縁酸化膜

304...チャネルドープ層


305...ポリシリコンゲート電極

306...ソース・ドレイン拡散層


307...層間絶縁膜

308...アルミニュウム配線

## 【図2】



## 【図3】



【図1】

